《华尔街日报》报道，华为半导体业务负责人贺廷波5月下旬在上海 IEEE 国际电路与系统研讨会上提出"τ（Tau）定律"，将其定位为摩尔定律的替代路径。该方案的核心技术"LogicFolding"通过将传统二维电路折叠为三维垂直堆叠结构，以绕开依赖 EUV 光刻机的几何缩小路线；华为声称此举可在2031年实现等效1.4纳米制程的性能表现，并计划将其推广至 Ascend AI 芯片系列。这也是华为首次在公开场合正面承认 EUV 缺失对其造成的约束——贺廷波表示：“几何缩放需要最先进的光刻工艺……对我们来说，这一挑战更早到来，也更为严峻。”
然而分析师对这条替代路径持保留态度，综合对全球先进制程发展路径与中国技术约束的评估，预计华为到2031年仍将落后国际竞争对手约6至8年——而届时台积电已计划量产1.4纳米芯片（预计2028年）。中国先进制程受阻的核心成因未变：美国、荷兰、日本自2023年起联手封锁 ASML 向中国出口 EUV 设备，使中国本土最先进可量产制程停留在7纳米左右；深圳虽有本土 EUV 原型机项目在推进，但尚未实现可交付市场的量产能力。WSJ 的报道立场在于：在设备这道技术高墙面前，架构创新能走多远仍存在高度不确定性。